设计中用到一个CPLD, 供电3.3V  担心如果IO脚直接输入5V的TTL电平不安全，所以设计了一下这个电路，请问这个电路有没有什么考虑不周的地方？

这种设计是否可用，成本考虑，谢谢

4148那边的压降+3.3V的电源，合计电压会超过部分芯片的最大输入电压，建议速率不太高的普通输入口用3V（MM1Z3V0 ）或者3.3V（MM1Z3V3）的稳压管代替比较合适。电路人如下：

5V输入----电阻--------------3.3V IO

                            |

                           稳

                           压

                           管

                            |

                       ————
                          ——

                            -