• 铁电RAM为何比串行SRAM更好
• 对于特定的产品设计，关于铁电RAM为何比串行SRAM更好，有几个原因值得一提。以下各节将介绍其中的一些注意事项。优越的频率和带宽传统和ULEFRAM都比串行SRAM支持更高的SPI时钟频率。ULEFRAM支持DDR模式，从而充分利用了低引脚输出MCU。ULEFRAM的带宽是当前可用串行SRAM的五倍。ECC数据保护所有FRAM阵列均受ECC保护，并提供了附加的控制寄存器来监视ECC错误。SRAM没有此功能。结果SRAM可能会遭受损坏事件，而FRAM会检测到并纠正这些事件。降低功率在所有工作条件下，传统和ULE的FRAM都比串行SRAM消耗更少的有功功率。如果产品以内存的有功功率为主导，则FR...
• 所属专栏： 技术交流 标签： 铁电RAM,串行SRAM,SRAM 发帖人：是酒窝啊 发帖时间：2020-10-19 16:37:00

• 铁电RAM与串行SRAM替换时需要考虑的因素
• 尽管静态RAM和铁电RAM可以有完全不同的用途，但是随着SPI等标准接口的出现，这些技术在功能上有很大的重叠。本篇详细介绍了用FRAM替换SRAM时需要考虑的因素FRAM注意事项FRAM与SRAM互相代替时，需要提及一些细微之处。本篇文章介绍这些细微差别，并重点介绍可以采取的缓解措施。当采取这些预防措施时，重要的是要了解所使用的FRAM版本。传统的FRAM部件仅实现单个位SPI接口，而ULEFRAM具有许多可以使用的不同操作模式。注册访问串行SRAM具有单个状态寄存器，如下表所示：应该注意的是，状态寄存器很少使用SRAM-它在运行时不包含任何值信息。对该寄存器的访问与任一版本的FRAM不兼容...
• 所属专栏： 技术交流 标签： 铁电RAM,串行SRAM,SRAM 发帖人：是酒窝啊 发帖时间：2020-10-16 15:12:00

• 串行SRAM和FRAM之间的相似之处
• 尽管静态RAM和铁电RAM可以有完全不同的用途，但是随着SPI等标准接口的出现，这些技术在功能上有很大的重叠。本篇文章宇芯电子详细介绍了SRAM和FRAM的共同属性，这为设计中替换串行SRAM提供了主要动力。SRAM和FRAM之间的相似之处SRAM和FRAM在许多设计中表现出许多相似的特性。串行SRAM和FRAM具有相似的存储密度，可以支持完全随机的读写访问，并且可以获得所有结果而没有额外的延迟。鉴于这两部分都具有使用SPI接口的实现，很明显，可以认为这些部分可以在大多数设计中互换使用。以下各节描述了这些技术的共同属性。记忆容量当今市场上可用的串行SRAM支持从64Kbit到1Mbit的容量...
• 所属专栏： 技术交流 标签： 串行SRAM,FRAM,存储器,SRAM 发帖人：是酒窝啊 发帖时间：2020-10-16 15:06:00

• 串口SRAM和并口SRAM的引脚区别
• 首先来看一下并口和串口的区别：引脚的区别：串口SRAM（或其它存储器）通常有如下的示意图：串口SRAM引脚引脚只有SCK,CS#,SI,SO,HOLDB,VCC,VSS不到8个，一般遵循SPI协议，并口SRAM引脚很多，串口SRAM引脚很少。大部分SRAM是并口（parallel）操作的，也有少部分奇葩是串口协议的。并口的SRAM通常有如下的示意图：并口SRAM引脚引脚密密麻麻接近50个，包含地址、IO、使能信号、电源等。其中地址通常和容量有关系，这里是1Mb的容量，地址有16个（A15-A0）;其中IO通常是8的倍数，这里是16个（IO15-IO0）;使能信号CE#，WE#，OE#，BHE...
• 所属专栏： 技术交流 标签： 串口SRAM,并口SRAM,SRAM 发帖人：是酒窝啊 发帖时间：2020-06-17 16:30:00

• SRAM电路工作原理
• 近年来，片上存储器发展迅速，根据国际半导体技术路线图（ITRS），随着超深亚微米制造工艺的成熟和纳米工艺的发展，晶体管特征尺寸进一步缩小，半导体存储器在片上存储器上所占的面积比例也越来越高。接下来宇芯电子介绍SRAM的工作原理以及工作过程。SRAM写操作。写操作就是把数据写入指定的SRAM存储单元中。首先片选信号CEBB置为低电平，读控制电路开始运作。10位写地址线AB0-AB9、16位数据输入DI0-DI15准备就绪，地址信号有效，系统开始译码、选择要写入的存储单元以及需要写入的数据。当时钟信号CKB高电平到来时，CKB信号控制译码电路完成最后的译码，行译码电路选中的那一行存储单元写字线W...
• 所属专栏： 技术交流 标签： SRAM,SRAM电路,SRAM工作原理,SRAM读操作,SRAM写操作 发帖人：是酒窝啊 发帖时间：2020-05-29 15:51:00

• 如何减小SRAM读写操作时的串扰
• 静态存储器SRAM是一款不需要刷新电路即能保存它内部存储数据的存储器。在SRAM存储阵列的设计中，经常会出现串扰问题发生。那么要如何减小如何减小SRAM读写操作时的串扰，以及提高SRAM的可靠性呢，下面由宇芯电子来简单介绍。设计结果与仿真分析图1为脉冲产生电路通过analogEnvironment的仿真波形图。当地址产生变化，由于信号经过的延迟路径长短不同而产生了脉冲，当V1脉冲生成时，作为灵敏放大器输入端电位平衡的控制信号，缩短了预充时间，大大提高了读取速度。V2作为位线预充电路的控制信号，避免了数据读写时发生错误。V3和V4作为字线放电电路的控制信号，只有当V3和V4同时为低电平时，字线...
• 所属专栏： 技术交流 标签： SRAM读写操作,SRAM,SRAM串扰 发帖人：是酒窝啊 发帖时间：2020-05-20 15:30:00

• 采用分级字线结构可提高SRAM读写速度及降低电路动态功耗
• 采用分级字线结构的存储器将整个存储阵列划分为若干个相同的子阵列。与非分级字线结构相比，它需要采用多级的字线译码才能完成对存储单元的寻址。如图1所示，整个电路采用层次化字线的多分割阵列结构。图1分级字线结构采用层次化字线分割结构不仅能提高工作速度，而且能大大降低功耗。这是因为字线分割结构使原本同时被激活的存储单元变为只有被选中的块内的存储单元被激活。具体工作为：假设将一条字线分为n段，若原来每条字线带Nc个单元，则分割后每段字线只带Nc/n个单元，字线长度也减小为原来的1/n。对于很大容量的存储器，并不是简单地把字线分段，而是采用如图1所示的分级字线结构，即把单元阵列在字线方向分成很多小块，使...
• 所属专栏： 技术交流 标签： SRAM读写速度,SRAM,SRAM功耗 发帖人：是酒窝啊 发帖时间：2020-05-19 16:28:00

• SRAM存储单元读操作分析
• 一个典型的SRAM基本结构中，每个存储单元都通过字线和位线与它所在的行和列中的其它存储单元有电学连接关系。水平方向的连线把所有的存储单元连成一行构成字线，而垂直方向的连线是数据输入和数据输出存储单元的通路，称为位线。每一个存储单元都能通过选择适当的字线和位线被唯一地定位。宇芯有限公司介绍关于SRAM存储器的读操作分析。图1六管单元的读出操作SRAM存储单元读操作分析存储单元的读操作是指被寻址的存储单元将它存储的数据送到相应位线上的操作。图3.5表示的是进行读操作的一个SRAM单元，两条位线开始都是浮空为高电平。假设当前单元中存储的值为逻辑“1”，即节点A为高电平，节点B为低电平。读操作开始前...
• 所属专栏： 技术交流 标签： SRAM,SRAM存储器,SRAM芯片,SRAM读写操作 发帖人：是酒窝啊 发帖时间：2020-04-29 17:36:00

• SRAM芯片测试
• 完成SRAM芯片的测试，需要设计测试电路板。测试电路板主要提供测试接口和电源。芯片的控制信号和数据信号由红色飓风II-XilinxFPGA开发板提供，使用ISE13.2软件建立测试工程，编写Verilog测试程序（主要包括按照时序提供分频后的测试时钟、数据信号和控制信号），通过JTAG下载到FPGA的PROM中，重新上电进行测试，通过RIGOLDS1102CA双通道示波器捕捉信号。将示波器的通道1连接到写使能信号，通道2连接到数据端D7。如图1所示，上方的波形为通道1接收的数据，下而的波形为通道2接收的数据。设计输入向量测试，当地址为OOO时，将片选端CS置为低电平，图1中，A区WT=*0”...
• 所属专栏： 技术交流 标签： SRAM芯片,SRAM,SRAM测试 发帖人：英尚微电子 发帖时间：2020-03-03 17:15:00

• ​MicrochipSPI串行SRAM和NVSRAM器件
• Microchip的SRAM和NVSRAM系列（SPI串行SRAM和NVSRAM设备）提供了一种轻松添加外部RAM的方式，且具有以下特性功能特性低功耗CMOS技术：4μA最大待机电流标准4引脚SPI接口：芯片选择、数据输入、数据输出和时钟无限写入存储器、零写入时间提供备用电池（512Kb、1Mb）32字节页面高速SDI(2x)和SQI(4x)模式支持，高达80Mb/s工业温度范围：-40°C至+85°C小型8引线SOIC、TSSOP和PDIP封装Microchip的串行SRAM系列提供了一种几乎能在任何应用上添加外置RAM的方法，这种方法成本相对低廉、操作简单。相比传统并行SRAM，这些8引...
• 所属专栏： 技术交流 标签： ​Microchip,SPI串行SRAM,串行SRAM 发帖人：英尚微电子 发帖时间：2020-02-18 16:10:00