ISSI IS61WV25616EDALL是高速，低功耗4M位SRAM，组织为256K字乘16位。它使用ISSI的高性能CMOS技术制造，并实现了ECC功能以提高可靠性。

当CS＃为高电平（取消选择）时，器件将进入待机模式，在该模式下，可以通过CMOS输入电平降低功耗。

使用芯片使能和输出使能输入可轻松扩展存储器。激活的LOW Write Enable（WE＃）控制存储器的写入和读取。

数据字节允许访问高字节（UB＃）和低字节（LB＃）。

IS61WV25616EDALL封装在JEDEC标准的48引脚微型BGA（6mmx8mm）和44引脚TSOP（TYPEII）中。

主要特点

–高速访问时间：20ns

–单电源

–1.65V-2.2VVDD

–低待机电流：1.5mA（典型值）

–完全静态操作：无需时钟或刷新

–数据控制

–三个状态输出

–工业和汽车温度支持

–可用无铅

–错误检测和纠正

功能框图

功能说明

SRAM是随机存取存储器之一。每个字节或字都有一个地址，可以随机访问。异步SRAM支持多种模式。每个功能在下面的“真值表”中进行了描述。

待机模式

取消选择时，设备进入待机模式（CS＃高）。输入和输出引脚（I/O0-15）处于高阻抗状态。该模式下的电流消耗为ISB1或ISB2。

写模式

片选（CS＃）低和写使能（WE＃）低的写操作问题。输入和输出引脚（I/O0-15）处于数据输入模式。即使OE＃为低电平，在此期间输出缓冲区也将关闭。UB＃和LB＃启用字节写入功能。通过使LB＃为低，来自I/O引脚（I/O0至I/O7）的数据被写入地址引脚上指定的位置。在UB＃为低电平的情况下，来自I/O引脚（I/O8至I/O15）的数据被写入该位置。

读取模式

片选（CS＃）低和写使能（WE＃）高的读操作问题。当OE＃为低电平时，输出缓冲器打开以进行数据输出。不允许在读取模式下对I/O引脚进行任何输入。UB＃和LB＃启用字节读取功能。通过启用LB＃低，来自内存的数据将出现在I/O0-7上。当UB＃为低时，来自存储器的数据出现在I/O8-15上。

在读取模式下，可以通过将OE＃拉高来关闭输出缓冲器。在此模式下，内部设备作为READ操作，但I/O处于高阻抗状态。由于器件处于读取模式，因此使用有功电流。

ISSI IS61WV25616EDALL是高速，低功耗4M位SRAM，组织为256K字乘16位。它使用ISSI的高性能CMOS技术制造，并实现了ECC功能以提高可靠性。