为什么仿真时逻辑电路低电平用万用表测出来是1.478uV？ - 立创社区

论坛首页 > PCB/SMT/钢网 > 嘉立创EDA > 为什么仿真时逻辑电路低电平用万用表测出来是1.478uV？

查看： 1438 \| 回复： 1	为什么仿真时逻辑电路低电平用万用表测出来是1.478uV？
主题回复	发表于2020-07-29 17:47:10 \| 显示全部楼层 1# 电梯直达为什么仿真时逻辑电路低电平用万用表测出来是1.478uV？而不是0V 仿真问题回复收藏举报
主题回复	发表于2020-07-29 19:24:48 \| 显示全部楼层 2# 有阻值回复举报

温馨提示：标题不合格、重复发帖、发布广告贴，将会被删除帖子或禁止发言。详情请参考：社区发帖规则
您当前输入了 0 个文字。还可以输入 8000 个文字。已添加复制上传图片功能，该功能目前仅支持chrome和火狐

禁言/删除

X

请选择禁言时长：

1天

3天

7天

1个月

3个月

永久

是否清除头像：

是

否

禁言/删除备注：

昵称：

温馨提示：昵称只能设置一次，设置后无法修改。
只支持中文、英文和数字。

举报

X

请选择举报类型：

垃圾广告营销

不友善内容

侮辱谩骂骚扰

涉嫌抄袭、盗用

淫秽色情信息

违法有害信息

其他

请输入详细内容：

升　　降：

选择时间：

时分

顶部