嵌入式内存测试和修复的挑战是众所周知的，包括最大程度地扩大故障覆盖范围以防止测试失败以及使用备用元件来最大程度地提高制造良率。随着有前途的非易失性存储器架构的可用性不断增加，以增加并潜在地替代传统的易失性存储器，新的SoC级存储器测试和修复挑战不断涌现。通过将自旋转移扭矩MRAM（STT-MRAM）作为嵌入式MRAM技术的领先趋势来增强动力，同时考虑了汽车应用的需求。要为嵌入式MRAM选择合适的内存测试和修复解决方案，设计人员需要考虑一些因素，例如在生产测试期间进行修整的特殊需求.

除了在传统存储器中观察到的常规卡死，过渡，耦合，地址解码器和数百种其他故障类型之外，测试嵌入式STT-MRAM存储器IP还需要考虑特定于体系结构的故障，例如编程/擦除掩码和扇区/芯片清除故障。因此，需要通过扩展的基于March的算法类来检测嵌入式STT-MRAM特定的故障，该算法具有用户灵活性，可以指定多个背景图案（例如，实心，棋盘格）以及各种寻址模式（例如，快速列，快速行）来确保最高的测试覆盖率。由于嵌入式MRAM宏的大小很大，因此BIST引擎中需要使用具有较低复杂度的快速算法，以具有可接受的ATE生产/制造诊断测试时间。

对于汽车环境，SoC设计人员将需要具有灵活性，以在现场运行其他可自定义算法，以匹配系统操作约束。表1显示了如何在复杂的测试阶段中需要执行不同复杂程度的不同算法以匹配系统约束的示例。

表1：选择存储器测试算法的能力对于汽车等应用很重要

内存测试算法SoC测试阶段并行内存测试方案中的时钟周期数（运行时）串行内存测试方案中的时钟周期数（运行时）测试算法1（低复杂度-8N）任务模式33,000 (0.066 ms)80,000 (0.16 ms)测试算法2（中等复杂度-16N）开机/关机57,000 (0.114 ms)123,000 (0.246 ms)测试算法3（高复杂度-55N）ATE生产/制造测试193,000 (0.386 ms)383,000 (0.766 ms)

*资料来源ITC ：汽车SoC中用于嵌入式内存和IP的高级功能安全机制

因此，BIST引擎必须支持扩展的算法类别，以测试特定于MRAM的故障类型，提供灵活性以运行不同的背景模式和寻址模式，并允许用户配置为在SoC的多个测试阶段中执行不同的算法。