• 1.7.24项目版本兼容问题
• 在1.7.24里画的原理图，由于转PCB的过程中有bug（详见我另外的帖子），导致我不得不回退到1.7.20。回退到1.7.20发现了新的兼容性问题，原来好好的原理图，现在文字错位了，又陷入到新的痛苦中，啥意思，看截图吧，只截了一个例子，注意，是整个原理图文字全错位了，不是一处两处。原来文字都在框里的。这是我报告的第4个bug了，痛苦至极，非常后悔升级到1.7.24，导致现在回退也很痛苦。
• 所属专栏： 原理图设计 标签： bug 发帖人：Westcowboy 发帖时间：2022-06-25 08:59:00

• 请教这个是否是bug
• 立创eda最新版，禁止区域无法禁止填充区域，这个是不是bug
• 所属专栏： 建议与反馈 标签： Bug 发帖人：Lcui110 发帖时间：2022-05-09 17:25:00

• 双击名称,更改无效.
• 如题,版本1.4.18,很容易试出来.只能通过属性面板更改"名称"才能调整.很麻烦.
• 所属专栏： 原理图设计 标签： [bug] 发帖人：iOTA 发帖时间：2021-12-27 09:43:00

• 立创eda标准版原理图接线bug
• 最新版立创eda标准版原理图这个接线bug太恶芯了，挪一挪线就不知道什么时候断开了，已经严重影响画板了，而且之前没有出过这些毛病，嘉立创每升一次级就会多出这些毛病来，妥妥的负优化bug复现：如图左边vccgnd是连线的，右边gnd单独的，然后把右边gnd接上虽然红点表示接上了但此时往上移动左边gnd，右边gnd的接线不会跟随移动直接断开了这种问题在上最近一次更新前从来没有出现过，客服忽悠我表示一直都是这么接线的然后还批评我画板习惯不好，这是习惯的事吗？如果接线是导通的那么挪动后不也应该保持接通吗？这个bug已经提交上报好几天了，现在仍未修复，我刚才画板画的乱七八糟实在恶芯到了。另外所有人注意...
• 所属专栏： 原理图设计 标签： bug 发帖人：wanglanshu 发帖时间：2021-08-24 21:40:00

• 【bug？】默认设置下，孔径的微小差异导致drc无法通过
• 没有更改设置，但放置出来的过孔会小于drc0.016mil导致报错，而自动布线的孔就没问题。
• 所属专栏： 原理图设计 标签： bug 发帖人：电子旅人 发帖时间：2021-05-29 17:06:00

• 个人库封装修改有bug
• V6.4.19.4版本，重现步骤：1.修改个人库封装内容2.回到原理图更新，提示封装有更新，然后更新3.再回到个人库“编辑”之前的封装，可以看到封装是修改前的内容，并不是修改后的4.重新启动立创EDA，再次查看个人库封装，可以发现重启后封装内容才是修改后的。
• 所属专栏： PCB设计 标签： bug 发帖人：artint 发帖时间：2021-04-27 10:18:00

• 文档恢复功能是不是有问题？
• 有个原理图，想恢复等一下，没有任何反应~太揪心了
• 所属专栏： 原理图设计 标签： bug 发帖人：zjxawc 发帖时间：2021-04-05 16:33:00

• 原理图设置画布原点后图片的坐标错误
• 将原理图画框改为A3之后，再将画布原点设置到画框的左下角之后，发现立创EDA的Logo的Y坐标是错误的。
• 所属专栏： 原理图设计 标签： bug 发帖人：WestBerry 发帖时间：2020-12-17 18:17:00

• PCB模式下，网络标号消失！？
• 如题。设计PCB时，有一定概率导致网络标号消失，任凭你如何缩放、甚至关掉工程重新开都没用触发原因：不明。恢复方法：不明这是正常状态：这是BUG状态：
• 所属专栏： PCB设计 标签： bug 发帖人：摩诃婆罗多 发帖时间：2020-03-05 16:15:00

• [LCEDA的BUG]一定要检查敷铜的Gerber啊
• 不多说，见图，可怜我焊了大半天，还用了50mL酒精洗板啊
• 所属专栏： PCB设计 标签： [BUG] 发帖人：PowerBear 发帖时间：2019-04-27 13:03:00