• 串口SRAM和并口SRAM的引脚区别
• 首先来看一下并口和串口的区别：引脚的区别：串口SRAM（或其它存储器）通常有如下的示意图：串口SRAM引脚引脚只有SCK,CS#,SI,SO,HOLDB,VCC,VSS不到8个，一般遵循SPI协议，并口SRAM引脚很多，串口SRAM引脚很少。大部分SRAM是并口（parallel）操作的，也有少部分奇葩是串口协议的。并口的SRAM通常有如下的示意图：并口SRAM引脚引脚密密麻麻接近50个，包含地址、IO、使能信号、电源等。其中地址通常和容量有关系，这里是1Mb的容量，地址有16个（A15-A0）;其中IO通常是8的倍数，这里是16个（IO15-IO0）;使能信号CE#，WE#，OE#，BHE...
• 所属专栏： 技术交流 标签： 串口SRAM,并口SRAM,SRAM 发帖人：是酒窝啊 发帖时间：2020-06-17 16:30:00

• 低电压SRAM的重要性
• 随着SOC技术的发展，CMOS工艺尺寸不断缩小，芯片集成度越来越高，使得单位面积芯片的功耗不断提高。近年来，便携式电子产品如智能手机、平板电脑、数码相机、智能手环发展迅猛，而对于使用电池的便携式电子产品，芯片的功耗会直接影响到电池的使用时间、使用寿命，功耗逐渐成为大规模集成电路设计中最关心的问题。Vilsion代理商宇芯电子介绍低电压SRAM的重要性。CMOS集成电路中的功耗由动态功耗、静态功耗和短路功耗组成。各个功耗表达式如公式所示：其中，Pdynamic是电路电容充放电产生的动态功耗，与电源电压成平方关系；Pleak是静态功耗，即漏电流产生的功耗，与电源电压成一次方关系；Pshort是电...
• 所属专栏： 技术交流 标签： 低电压SRAM,SRAM,低功耗SRAM 发帖人：是酒窝啊 发帖时间：2020-06-03 16:20:00

• SRAM电路工作原理
• 近年来，片上存储器发展迅速，根据国际半导体技术路线图（ITRS），随着超深亚微米制造工艺的成熟和纳米工艺的发展，晶体管特征尺寸进一步缩小，半导体存储器在片上存储器上所占的面积比例也越来越高。接下来宇芯电子介绍SRAM的工作原理以及工作过程。SRAM写操作。写操作就是把数据写入指定的SRAM存储单元中。首先片选信号CEBB置为低电平，读控制电路开始运作。10位写地址线AB0-AB9、16位数据输入DI0-DI15准备就绪，地址信号有效，系统开始译码、选择要写入的存储单元以及需要写入的数据。当时钟信号CKB高电平到来时，CKB信号控制译码电路完成最后的译码，行译码电路选中的那一行存储单元写字线W...
• 所属专栏： 技术交流 标签： SRAM,SRAM电路,SRAM工作原理,SRAM读操作,SRAM写操作 发帖人：是酒窝啊 发帖时间：2020-05-29 15:51:00

• 如何减小SRAM读写操作时的串扰
• 静态存储器SRAM是一款不需要刷新电路即能保存它内部存储数据的存储器。在SRAM存储阵列的设计中，经常会出现串扰问题发生。那么要如何减小如何减小SRAM读写操作时的串扰，以及提高SRAM的可靠性呢，下面由宇芯电子来简单介绍。设计结果与仿真分析图1为脉冲产生电路通过analogEnvironment的仿真波形图。当地址产生变化，由于信号经过的延迟路径长短不同而产生了脉冲，当V1脉冲生成时，作为灵敏放大器输入端电位平衡的控制信号，缩短了预充时间，大大提高了读取速度。V2作为位线预充电路的控制信号，避免了数据读写时发生错误。V3和V4作为字线放电电路的控制信号，只有当V3和V4同时为低电平时，字线...
• 所属专栏： 技术交流 标签： SRAM读写操作,SRAM,SRAM串扰 发帖人：是酒窝啊 发帖时间：2020-05-20 15:30:00

• 采用分级字线结构可提高SRAM读写速度及降低电路动态功耗
• 采用分级字线结构的存储器将整个存储阵列划分为若干个相同的子阵列。与非分级字线结构相比，它需要采用多级的字线译码才能完成对存储单元的寻址。如图1所示，整个电路采用层次化字线的多分割阵列结构。图1分级字线结构采用层次化字线分割结构不仅能提高工作速度，而且能大大降低功耗。这是因为字线分割结构使原本同时被激活的存储单元变为只有被选中的块内的存储单元被激活。具体工作为：假设将一条字线分为n段，若原来每条字线带Nc个单元，则分割后每段字线只带Nc/n个单元，字线长度也减小为原来的1/n。对于很大容量的存储器，并不是简单地把字线分段，而是采用如图1所示的分级字线结构，即把单元阵列在字线方向分成很多小块，使...
• 所属专栏： 技术交流 标签： SRAM读写速度,SRAM,SRAM功耗 发帖人：是酒窝啊 发帖时间：2020-05-19 16:28:00

• SRAM存储单元读操作分析
• 一个典型的SRAM基本结构中，每个存储单元都通过字线和位线与它所在的行和列中的其它存储单元有电学连接关系。水平方向的连线把所有的存储单元连成一行构成字线，而垂直方向的连线是数据输入和数据输出存储单元的通路，称为位线。每一个存储单元都能通过选择适当的字线和位线被唯一地定位。宇芯有限公司介绍关于SRAM存储器的读操作分析。图1六管单元的读出操作SRAM存储单元读操作分析存储单元的读操作是指被寻址的存储单元将它存储的数据送到相应位线上的操作。图3.5表示的是进行读操作的一个SRAM单元，两条位线开始都是浮空为高电平。假设当前单元中存储的值为逻辑“1”，即节点A为高电平，节点B为低电平。读操作开始前...
• 所属专栏： 技术交流 标签： SRAM,SRAM存储器,SRAM芯片,SRAM读写操作 发帖人：是酒窝啊 发帖时间：2020-04-29 17:36:00

• 基于28nm工艺低电压SRAM单元电路设计
• 在分析传统SRAM存储单元工作原理的基础上,采用VTC蝴蝶曲线,字线电压驱动,位线电压驱动和N曲线方法衡量了其静态噪声容限。在这种背景下,分析研究了前人提出的多种单元优化方法。这些设计方法,大部分仅仅优化了单元读、写一方面的性能,另一方面保持不变或者有恶化的趋势;单端读写单元往往恶化了读写速度,并使灵敏放大器的设计面临挑战;辅助电路的设计,往往会使SRAM的设计复杂化。为了使SRAM存储单元的性能得到整体的提升,本文提出了读写裕度同时提升的新型10TSARM单元电路结构,可以很大程度上抑制传统6T存储单元读操作时"0"节点的分压问题,提高SRAM存储单元的读静态噪声容限(RSNM),进而提升...
• 所属专栏： 技术交流 标签： SRAM,SRAM工艺,SRAM设计 发帖人：是酒窝啊 发帖时间：2020-04-01 14:51:00

• SRAM芯片测试
• 完成SRAM芯片的测试，需要设计测试电路板。测试电路板主要提供测试接口和电源。芯片的控制信号和数据信号由红色飓风II-XilinxFPGA开发板提供，使用ISE13.2软件建立测试工程，编写Verilog测试程序（主要包括按照时序提供分频后的测试时钟、数据信号和控制信号），通过JTAG下载到FPGA的PROM中，重新上电进行测试，通过RIGOLDS1102CA双通道示波器捕捉信号。将示波器的通道1连接到写使能信号，通道2连接到数据端D7。如图1所示，上方的波形为通道1接收的数据，下而的波形为通道2接收的数据。设计输入向量测试，当地址为OOO时，将片选端CS置为低电平，图1中，A区WT=*0”...
• 所属专栏： 技术交流 标签： SRAM芯片,SRAM,SRAM测试 发帖人：英尚微电子 发帖时间：2020-03-03 17:15:00

• 高性能异步SRAM技术角度
• 当前有两个不同系列的异步SRAM：快速SRAM(支持高速存取)和低功耗SRAM(低功耗)。从技术角度看来，这种权衡是合理的。在低功耗SRAM中，通过采用特殊栅诱导漏极泄漏(GIDL)控制技术控制待机电流来控制待机功耗。这些技术需要在上拉或下拉路径中添加额外的晶体管，因此会加剧存取延迟，而且在此过程中会延长存取时间。在快速SRAM中，存取时间占首要地位，因此不能使用这些技术。此外要减少传播延迟，需要增大芯片尺寸。芯片尺寸增大会增大漏电流，从而增加整体待机功耗。微控制器很久以前就有了深度睡眠工作模式。这种工作模式有助于为大部分时间都处于待机状态下的应用省电。该控制器可在正常工作中全速运行，但事后...
• 所属专栏： 技术交流 标签： 异步SRAM,SRAM,SRAM技术 发帖人：英尚微电子 发帖时间：2020-02-28 15:44:00

• 外部SRAM的种类
• 外部SRAM注意事项为使外部SRAM器件达到出最佳性能，建议遵循以下原则：使用与连接的主系统控制器的接口数据带宽相同的SRAM。如果管脚使用或板上空间的限制高于系统性能要求，可以使用较连接的控制器的数据带宽小一些的SRAM设备，以便减少管脚数量并减少PCB板上可能的存储器数量。然而这种变化将导致降低SRAM接口的性能。外部SRAM的种类有多种SRAM器件可供选择。最常见的种类如下：异步SRAM–由于其不依靠时钟，所以是最慢的一种SRAM。同步sram（SSRAM）–同步SRAM运行同步于一个时钟信号。同步SRAM的速度比异步SRAM的要快，但是也更昂贵。伪SRAM–伪SRAM（PSRAM）是...
• 所属专栏： 技术交流 标签： 外部SRAM,SRAM,同步sram 发帖人：英尚微电子 发帖时间：2020-02-17 15:18:00