• 串行SPINOR闪存VS并行NOR闪存
• NOR闪存由于其可靠的数据存储而已在嵌入式设备中广泛使用了很长时间。对于某些低功耗应用，串行SPINOR闪存变得比并行NOR闪存设备更受欢迎。与串行SPINOR闪存相比，并行NOR闪存具有并行性，因此吞吐量更高。但是随着串行SPINOR闪存设备中多通道（2-8条并行数据线）支持的出现，它现在在低功耗设备中变得越来越流行。这些闪存设备主要用于嵌入式系统中以存储引导代码，有时还用作存储元素。这些引导设备使用就地执行（在此称为XIP）方法来执行本机存储设备中的代码。XIP方法与代码在执行之前首先从其起始位置移动的方法形成对比。由于无需在执行之前移动代码，XIP方法通常会减少所需的内存组件数量并缩短...
• 所属专栏： 技术交流 标签： 串行SPI NOR闪存,并行NOR闪存,NOR闪存 发帖人：是酒窝啊 发帖时间：2021-02-01 17:29:00

• 铁电RAM为何比串行SRAM更好
• 对于特定的产品设计，关于铁电RAM为何比串行SRAM更好，有几个原因值得一提。以下各节将介绍其中的一些注意事项。优越的频率和带宽传统和ULEFRAM都比串行SRAM支持更高的SPI时钟频率。ULEFRAM支持DDR模式，从而充分利用了低引脚输出MCU。ULEFRAM的带宽是当前可用串行SRAM的五倍。ECC数据保护所有FRAM阵列均受ECC保护，并提供了附加的控制寄存器来监视ECC错误。SRAM没有此功能。结果SRAM可能会遭受损坏事件，而FRAM会检测到并纠正这些事件。降低功率在所有工作条件下，传统和ULE的FRAM都比串行SRAM消耗更少的有功功率。如果产品以内存的有功功率为主导，则FR...
• 所属专栏： 技术交流 标签： 铁电RAM,串行SRAM,SRAM 发帖人：是酒窝啊 发帖时间：2020-10-19 16:37:00

• 铁电RAM与串行SRAM替换时需要考虑的因素
• 尽管静态RAM和铁电RAM可以有完全不同的用途，但是随着SPI等标准接口的出现，这些技术在功能上有很大的重叠。本篇详细介绍了用FRAM替换SRAM时需要考虑的因素FRAM注意事项FRAM与SRAM互相代替时，需要提及一些细微之处。本篇文章介绍这些细微差别，并重点介绍可以采取的缓解措施。当采取这些预防措施时，重要的是要了解所使用的FRAM版本。传统的FRAM部件仅实现单个位SPI接口，而ULEFRAM具有许多可以使用的不同操作模式。注册访问串行SRAM具有单个状态寄存器，如下表所示：应该注意的是，状态寄存器很少使用SRAM-它在运行时不包含任何值信息。对该寄存器的访问与任一版本的FRAM不兼容...
• 所属专栏： 技术交流 标签： 铁电RAM,串行SRAM,SRAM 发帖人：是酒窝啊 发帖时间：2020-10-16 15:12:00

• 串行SRAM和FRAM之间的相似之处
• 尽管静态RAM和铁电RAM可以有完全不同的用途，但是随着SPI等标准接口的出现，这些技术在功能上有很大的重叠。本篇文章宇芯电子详细介绍了SRAM和FRAM的共同属性，这为设计中替换串行SRAM提供了主要动力。SRAM和FRAM之间的相似之处SRAM和FRAM在许多设计中表现出许多相似的特性。串行SRAM和FRAM具有相似的存储密度，可以支持完全随机的读写访问，并且可以获得所有结果而没有额外的延迟。鉴于这两部分都具有使用SPI接口的实现，很明显，可以认为这些部分可以在大多数设计中互换使用。以下各节描述了这些技术的共同属性。记忆容量当今市场上可用的串行SRAM支持从64Kbit到1Mbit的容量...
• 所属专栏： 技术交流 标签： 串行SRAM,FRAM,存储器,SRAM 发帖人：是酒窝啊 发帖时间：2020-10-16 15:06:00

• 串行MRAM消耗的能量
• MR25H256是一个串行MRAM，具有使用串行外围设备接口的芯片选择（CS），串行输入（SI），串行输出（SO）和串行时钟（SCK）的四针接口在逻辑上组织为32Kx8的存储器阵列。SPI）总线。串行MRAM实现了当今SPIEEPROM和闪存组件通用的命令子集，从而允许MRAM替换同一插槽中的这些组件并在共享SPI总线上进行互操作。与可用的串行存储器替代方案相比，串行MRAM具有卓越的写入速度，无限的耐用性，低待机和运行能力以及更可靠的数据保留。对于MRAM，基于EverspinTechnologies的256kb串行SPIMRAMMR25H256进行评估。表3显示，当使用去耦电容器的所有能...
• 所属专栏： 技术交流 标签： 串行MRAM,MRAM,非易失性存储器,串行SPI MRAM 发帖人：是酒窝啊 发帖时间：2020-09-04 14:01:00

• MR10Q010-1Mb四路输出高速串行SPIMRAM
• 1Mb串行MRAM具有四个串行I/O路径，旨在提高读/写速度并减少时钟周期。EverspinTechnologies的具有QuadSPI接口的MR10Q010提供高达104MHz的时钟速度和52MB/s的读/写带宽。MRAM专为需要对数据进行高频写入的应用而设计，可提供与并行I/OMRAM相当的读取/写入带宽。它还允许就地执行（XIP）操作。Everspin代理商宇芯电子可提供技术支持及产品应用解决方案等产品服务。EverspinMRAM这款高性能设备可以以104MHz的速度读取和写入数据，而不会在其他非易失性技术（例如NORFlash）中遇到写入延迟。结合无限的写周期耐久性，MR10Q01...
• 所属专栏： 新品推荐活动 标签： 串行SPI MRAM,​1Mb串行MRAM,Everspin MRAM,MR10Q010 发帖人：是酒窝啊 发帖时间：2020-08-06 16:36:00

• 串口SRAM和并口SRAM的引脚区别
• 首先来看一下并口和串口的区别：引脚的区别：串口SRAM（或其它存储器）通常有如下的示意图：串口SRAM引脚引脚只有SCK,CS#,SI,SO,HOLDB,VCC,VSS不到8个，一般遵循SPI协议，并口SRAM引脚很多，串口SRAM引脚很少。大部分SRAM是并口（parallel）操作的，也有少部分奇葩是串口协议的。并口的SRAM通常有如下的示意图：并口SRAM引脚引脚密密麻麻接近50个，包含地址、IO、使能信号、电源等。其中地址通常和容量有关系，这里是1Mb的容量，地址有16个（A15-A0）;其中IO通常是8的倍数，这里是16个（IO15-IO0）;使能信号CE#，WE#，OE#，BHE...
• 所属专栏： 技术交流 标签： 串口SRAM,并口SRAM,SRAM 发帖人：是酒窝啊 发帖时间：2020-06-17 16:30:00

• 如何减小SRAM读写操作时的串扰
• 静态存储器SRAM是一款不需要刷新电路即能保存它内部存储数据的存储器。在SRAM存储阵列的设计中，经常会出现串扰问题发生。那么要如何减小如何减小SRAM读写操作时的串扰，以及提高SRAM的可靠性呢，下面由宇芯电子来简单介绍。设计结果与仿真分析图1为脉冲产生电路通过analogEnvironment的仿真波形图。当地址产生变化，由于信号经过的延迟路径长短不同而产生了脉冲，当V1脉冲生成时，作为灵敏放大器输入端电位平衡的控制信号，缩短了预充时间，大大提高了读取速度。V2作为位线预充电路的控制信号，避免了数据读写时发生错误。V3和V4作为字线放电电路的控制信号，只有当V3和V4同时为低电平时，字线...
• 所属专栏： 技术交流 标签： SRAM读写操作,SRAM,SRAM串扰 发帖人：是酒窝啊 发帖时间：2020-05-20 15:30:00

• ​MicrochipSPI串行SRAM和NVSRAM器件
• Microchip的SRAM和NVSRAM系列（SPI串行SRAM和NVSRAM设备）提供了一种轻松添加外部RAM的方式，且具有以下特性功能特性低功耗CMOS技术：4μA最大待机电流标准4引脚SPI接口：芯片选择、数据输入、数据输出和时钟无限写入存储器、零写入时间提供备用电池（512Kb、1Mb）32字节页面高速SDI(2x)和SQI(4x)模式支持，高达80Mb/s工业温度范围：-40°C至+85°C小型8引线SOIC、TSSOP和PDIP封装Microchip的串行SRAM系列提供了一种几乎能在任何应用上添加外置RAM的方法，这种方法成本相对低廉、操作简单。相比传统并行SRAM，这些8引...
• 所属专栏： 技术交流 标签： ​Microchip,SPI串行SRAM,串行SRAM 发帖人：英尚微电子 发帖时间：2020-02-18 16:10:00

• Everspin串口串行mram演示软件分析
• Everspin在磁存储器设计，制造和交付给相关应用方面的知识和经验在半导体行业中是独一无二的。在平面内和垂直磁隧道结（MTJ）STT-MRAM位单元的开发方面处于市场领先地位。包括40nm，28nm及更高工艺在内的先进技术节点上进行了全包交钥匙的300mm大批量平面内和垂直MTJST-MRAM生产。生产基于180nm，130nm和90nm工艺技术节点的MRAM产品。下面要介绍关于everspin公司MRAM演示软件分析everspin公司MRAM演示软件分析MRAM低级驱动程序通过操作系统和调度程序集成到动力总成应用程序中。读写周期由系统时钟（300MHz）测量。图1＆2显示了针对动力总成...
• 所属专栏： 技术交流 标签： Everspin,串口串行mram,串行mram 发帖人：英尚微电子 发帖时间：2020-01-19 17:03:00