查看:
724
|
回复:
0
|
差分晶振的输出波形解析
|
|
发表于2021-08-03 17:50:43
|
只看该作者
1#
电梯直达
常用的差分晶振输出均属于方波,输出功率比较大,驱动能力较强,但谐波分量非常多。这两种输出模式是差分晶振的输出逻辑,两者的相位刚好相反,因此它们能够组成更高性能的系统,同时还能消除共模噪声。差分输出(例如PECL, LVDS,HCSL) 可以满足高速数据传输,应用于高速计算机,数字通信系统,雷达,测量仪器,频率合成器等。
PECL输出 英文:Positive Emitter Coupled Logic 中文:正射极耦合逻辑电平 PECL在高速领域内一个非常重要的逻辑电路。它电路速度快,驱动能力小,噪声小,高频。但是功耗大,不同的电平不能驱动。如果用低电压3.3V/2.5V电源,则被称为LVPECL, 即Low Voltage PECL。 PECL输出晶振优势: 1.由于大电压摆动,具有非常好的抖动性能。 2.理想应用于高速电路。 3.能够驱动长传输线。 PECL输出晶振缺点: 1.与单端输出相比,差分输出和外部直流偏置会产生更大的功耗。 2.与1.8V电源不兼容。 LVDS 输出 英文:Low Voltage Differential Signaling 中文:低电压差分信号 LVDS输出是由美国国家半导体公司研发出来的。CMOS/TTL接口传送速率不高,距离较短,抗EMI电磁干扰能力较差。然而,LVDS可以解决这些问题,速率高,噪声低,距离远,传输准确。LVDS输出频率最高可达到2.1GHz,电压在1.8~3.3V。 LVDS输出的优劣点: 1、由于较小的电压摆幅(通常约为350mV),与LV-PECL差分晶振输出相比功耗更低。 2、不易受噪音影响。 3、与CMOS/TTL相比,EMI辐射更低。 LVDS的劣势是与PECL相比,抖动性能降低。 HCSL 输出 英文:High-speed Current Steering Logic 中文:高速电流驱动逻辑 HCSL输出抖动最小,功耗较大。以KOAN晶振7.0x5.0mm贴片为例,6脚最高可达到200MHz,8脚最高可达到700MHz。 |
|