目前只有短接标识符，然而到PCB，两个网络就归一了。

直接在布线层放短路块会引起DRC错误。

能不能每一层布线层配套一个NetTie或网络短接层，比如顶层加一个顶层短接层

这些层最后AND生成gerber

ERC忽视两个短接网络的错误（或者检查必须短接），但又保持和其他网络的正常ERC检查

目前没有，转PCB的时候最终是要归一网络（目前只靠同网络名确认同一个信号连接），你说的那种除了方便识别哪个模块分别连哪个网络还有什么特别作用吗？

或者网络命名的时候同时写两个？ 比如VSS/GND

如果有一种短接用特殊类别器件，可以忽略封装内部的短路，

加上嘉立创专业版可以方便地对每个器件的封装进行修改，那样估计也不错

目前封装里用铜皮短接焊盘就会出现一大堆DRC错误

目前就是这么做的，把这些短路铜块group化，方便移动

缺点：

1：但是会出现DRC错误，画电路板的必须有强迫症

2：短路后到出gerber，中间不能再多动，比如再敷铜