• PCB模式下，网络标号消失！？
• 如题。设计PCB时，有一定概率导致网络标号消失，任凭你如何缩放、甚至关掉工程重新开都没用触发原因：不明。恢复方法：不明这是正常状态：这是BUG状态：
• 所属专栏： PCB设计 标签： bug 发帖人：摩诃婆罗多 发帖时间：2020-03-05 16:15:00

• 覆铜后再放置地孔，规则检查不报错
• 双层板，覆铜后在地上补了几个地孔，但是补的时候没注意，压到底层的走线上了，但是规则检查也并未报错，检查的时候没注意，做出板子才发现短路了；不知道大家遇到过没；
• 所属专栏： PCB设计 标签： bug 发帖人：麻将只打一块的 发帖时间：2019-07-29 13:18:00

• C111988元件，PCB库脚距不对，大家注意。
• 此元件P=7.5mm，但对应的LCEDA封装脚距是5.08mm.
• 所属专栏： 原理图设计 标签： [BUG] 发帖人：PowerBear 发帖时间：2019-05-05 21:19:00

• [LCEDA的BUG]一定要检查敷铜的Gerber啊
• 不多说，见图，可怜我焊了大半天，还用了50mL酒精洗板啊
• 所属专栏： PCB设计 标签： [BUG] 发帖人：PowerBear 发帖时间：2019-04-27 13:03:00

• 刚发现EDA软件的一个严重BUG，客服过来看看吧
• 我在对一个工程的PCB图进行覆铜的时候，进度条永远处于读条的状态，试了两次均未成功。每次关闭文件再次打开后，读条依然继续进行，而且CPU会占用到30%左右。现在的状况就是：覆铜管理器里显示同一个板层有两个覆铜，而且还删不掉（删除按钮是灰色的），导致我的工作无法进行。客服过来看看吧。
• 所属专栏： PCB设计 标签： bug 发帖人：摩诃婆罗多 发帖时间：2019-03-26 10:29:00

• 覆铜不能改网络，只能是GND
• 覆铜不能改网络，只能是GND，改成其他就不能覆铜，应该是个bug吧？
• 所属专栏： PCB设计 标签： bug 发帖人：Tyxiang 发帖时间：2019-03-20 22:53:00

• 反映EDA应用过程的几个BUG
• 1）为什么重新导入PCB时NET会发生错乱？同一封装的不同NET会错乱，（发生此情况是PCB手动布线已基本完成，修改原理图后重新更新PCB，就出现这种情况，再次更新也解决不了问题）见图：图一：此图中两个NET一个是VC，另一个是GND，结果再次更新PCB时变成了两个VC。图二：明明是并列的两个电容，一个VC和一个GND，结果上面的变成两个VC图三：一个GND和一个VC变成了两个GND图4：此图中说明的问题是不仅焊盘的NET乱了，原来布线的NET也错了。2）同一NET只允许定义一种线宽，这个不太合理，例如:电源的VC在不同元件上消耗电流不一样，需要的线宽也是不一样的：例如：单片机或其他高集成度...
• 所属专栏： PCB设计 标签： BUG 发帖人：三贝计算 发帖时间：2018-09-11 21:03:00

• 5.6.10BUG提交：PCB模式，“网格大小”设置为0，会挂掉
• EDA比以前是现在越好用了，不过今天发现了一个小BUG，就是在PCB模式，如果把“网格大小”设置为0，那就等着挂掉......下面的栅格尺寸，ALT尺寸，如果设0则不会死机。还有想问问，原理图库有向导了，PCB封装的管脚向导，啥时候能出来，十分期待！
• 所属专栏： PCB设计 标签： BUG 发帖人：风雨彩虹 发帖时间：2018-07-06 18:01:00

• 立创EDA导出的Gerber文件，嘉立创审核有问题。
• 通过立创EAD做的PCB，导出Gerbr文件到嘉立创打样的时候，说我的文件只有钻孔层，而没有其他层，我用Gerbv工具查看了，gerber文件正常。这个问题很严重，希望尽快给出解决方案。电话、QQ联系了一圈，结果被当做了皮球，踢来踢去。
• 所属专栏： PCB设计 标签： BUG 发帖人：玩转嵌入式 发帖时间：2018-04-23 15:05:00

• 这个是一条很凶猛的鳄鱼BUG吗？
• 这个是一条很凶猛的鳄鱼BUG吗？搜索“鳄鱼”没找到商品，但搜索“鳄鱼夹”却可以找到11个商品。
• 所属专栏： 咨询答疑 标签： BUG 发帖人：那林 发帖时间：2018-01-15 20:24:00