• 双端口SRAM中读干扰问题
• 普通的存储器器件为单端口，也就是数据的输入输出只利用一个端口，设计了两个输入输出端口的就是双端口sram。虽然还具有扩展系列的4端口sram，但双端口sram已经非常不错了。双端口sram经常应用于cpu与其周边控制器等类似需要直接访问存储器或者需要随机访问缓冲器之类的器件之间进行通信的情况。下面专注于代理销售sram芯片,PSRAM等存储芯片供应商介绍关于双端口SRAM中读干扰问题。从存储单元来看，双端口SRAM只是在单端口SRAM的基础上加上了两个存取管（见图1），但要实现两个端口对存储单元的独立读写，还要对新增的端口复制一套单端口SRAM的读写外围电路。然而这样虽然增强了存储器的读写能...
• 所属专栏： 技术交流 标签： SRAM,双端口SRAM,SRAM芯片 发帖人：是酒窝啊 发帖时间：2020-07-23 14:00:00

• 单端口SRAM与双端口SRAM电路结构
• SRAM是随机存取存储器的一种。所谓的静态是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。SRAM不需要刷新电路即能保存它内部存储的数据,因此SRAM具有较高的性能.宇芯电子专注提供SRAM芯片,国产SRAM,进口SRAM（ISSI、VTI、JSC、）SRAM的速度快但价格相对昂贵，一般用小容量的SRAM作为更高速CPU和较低速DRAM之间的缓存（cache）.SRAM也有许多种，如AsyncSRAM(异步SRAM）、SyncSRAM(同步高速SRAM）、PBSRAM(流水式突发SRAM），还有INTEL没有公布细节的CSRAM等。不管是哪种SRAM，其基本的原理大都是通过两个首尾...
• 所属专栏： 技术交流 标签： 单端口SRAM,双端口SRAM,SRAM 发帖人：是酒窝啊 发帖时间：2020-07-09 14:52:00

• 按用途分类的SRAM
• 嵌入式静态随机存取存储器（SRAM）是现代SoC中的重要组成部分；伴随着工艺前进的脚步，对于SRAM的研究也从未终止过。其中双端口SRAM可以为系统提供更高的通信效率和并行性，随着系统吞吐率的提升应用也越来越广泛。从用途来看SRAM可以分为独立式SRAM和嵌入式SRAM（e-SRAM），其中独立式SRAM主要应用在板级电路中，而集成到芯片中的则称为嵌入式SRAM；上述中的Cache便属于嵌入式SRAM。从读写端口的个数看，SRAM主要可分为单端口SRAM、两端口SRAM（2P-SRAM）和双端口SRAM等，后两者是基于稳定性和带宽的要求发展起来的。另外从输入信号有无时钟来看，SRAM可分为同...
• 所属专栏： 技术交流 标签： 嵌入式SRAM,SRAM,异步SRAM 发帖人：是酒窝啊 发帖时间：2020-07-07 14:05:00

• 双端口SRAM如何提高系统的整体性能
• SRAM以其高速、静态的优点广泛应用于各种数字设备中，多被用作不同部件之间的缓冲，尤其在计算机体系架构中扮演着重要的角色，即嵌入到CPU内部的高速缓存（Cache）。计算机的处理速度在高速增长，为了提供足够的数据缓存能力，随着集成电路制造工艺的发展，嵌入式SRAM的存储单元的面积也在以约0.5倍每代的速度减小，在45nm工艺节点嵌入式SRAM的密度已可以达到150Mb/cm2。双端口SRAM（Dual-PortSRAM,DP-SRAM）凭借其两个端口可以同时进行读写的能力在SRAM领域占有重要的一席之地，尤其在多核、实时信号处理系统中有着广泛的应用。由于功耗的限制，片上系统（Systemon...
• 所属专栏： 技术交流 标签： 双端口SRAM,SRAM,单端口SRAM,嵌入式SRAM 发帖人：是酒窝啊 发帖时间：2020-07-06 16:31:00

• 串口SRAM和并口SRAM的引脚区别
• 首先来看一下并口和串口的区别：引脚的区别：串口SRAM（或其它存储器）通常有如下的示意图：串口SRAM引脚引脚只有SCK,CS#,SI,SO,HOLDB,VCC,VSS不到8个，一般遵循SPI协议，并口SRAM引脚很多，串口SRAM引脚很少。大部分SRAM是并口（parallel）操作的，也有少部分奇葩是串口协议的。并口的SRAM通常有如下的示意图：并口SRAM引脚引脚密密麻麻接近50个，包含地址、IO、使能信号、电源等。其中地址通常和容量有关系，这里是1Mb的容量，地址有16个（A15-A0）;其中IO通常是8的倍数，这里是16个（IO15-IO0）;使能信号CE#，WE#，OE#，BHE...
• 所属专栏： 技术交流 标签： 串口SRAM,并口SRAM,SRAM 发帖人：是酒窝啊 发帖时间：2020-06-17 16:30:00

• ISSIIS62WV20488EALL低电压2Mx8并口SRAM
• ISSIIS62WV20488EALL/BL和IS65WV20488EALL/BLL是高速16M位SRAM，组织为2M字乘8位。它主要是使用ISSI的高性能CMOS技术制造的。这种高度可靠的工艺再加上创新的电路设计技术，生产出高性能优质和低功耗的设备。当为高电平（取消选择）或CS2为低电平（取消选择）时，器件将会进入待机模式，在该模式下可以通过CMOS输入电平降低功耗。使用芯片能和输出使能输入可轻松扩展存储器。激活的LOWWriteEnable（低写使能）控制存储器的写入和读取。IS62WV20488EALL均采用JEDEC标准的48引脚微型BGA（6mmx8mm）封装。ISSI代理商宇芯电...
• 所属专栏： 新品推荐活动 标签： 并口SRAM,IS62WV20488EALL,ISSI,SRAM 发帖人：是酒窝啊 发帖时间：2020-06-01 15:22:00

• 关于如何提高SRAM存储器的新方法
• SRAM是当今处理器上最普遍的内存。当芯片制造商宣布他们已经成功地将更多的电路封装到芯片上时，通常是较小的晶体管引起了人们的注意。但是连接晶体管形成电路的互连也必须收缩。IMEC的研究人员提出了一个方案，可以使SRAM保持良好的性能，并最终能够将更多的晶体管封装到集成电路中。而且还能降低导线电阻和延迟，提高SRAM的执行速度。SRAM由6个晶体管组成，控制读写的两条连线被称为位线和字线，是两条较长的连线。长而窄的连线电阻更大，延时更长。字线和位线的电阻对SRAM运行速度的提高和工作电压的降低构成了限制。按照传统方法来实现集成电路需要先在在硅衬底上构建晶体管，然后再在硅衬底上添加互连层，将晶体...
• 所属专栏： 技术交流 标签： SRAM存储器,SRAM,SRAM单元 发帖人：是酒窝啊 发帖时间：2020-05-11 15:49:00

• SRAM芯片测试
• 完成SRAM芯片的测试，需要设计测试电路板。测试电路板主要提供测试接口和电源。芯片的控制信号和数据信号由红色飓风II-XilinxFPGA开发板提供，使用ISE13.2软件建立测试工程，编写Verilog测试程序（主要包括按照时序提供分频后的测试时钟、数据信号和控制信号），通过JTAG下载到FPGA的PROM中，重新上电进行测试，通过RIGOLDS1102CA双通道示波器捕捉信号。将示波器的通道1连接到写使能信号，通道2连接到数据端D7。如图1所示，上方的波形为通道1接收的数据，下而的波形为通道2接收的数据。设计输入向量测试，当地址为OOO时，将片选端CS置为低电平，图1中，A区WT=*0”...
• 所属专栏： 技术交流 标签： SRAM芯片,SRAM,SRAM测试 发帖人：英尚微电子 发帖时间：2020-03-03 17:15:00

• 高性能异步SRAM技术角度
• 当前有两个不同系列的异步SRAM：快速SRAM(支持高速存取)和低功耗SRAM(低功耗)。从技术角度看来，这种权衡是合理的。在低功耗SRAM中，通过采用特殊栅诱导漏极泄漏(GIDL)控制技术控制待机电流来控制待机功耗。这些技术需要在上拉或下拉路径中添加额外的晶体管，因此会加剧存取延迟，而且在此过程中会延长存取时间。在快速SRAM中，存取时间占首要地位，因此不能使用这些技术。此外要减少传播延迟，需要增大芯片尺寸。芯片尺寸增大会增大漏电流，从而增加整体待机功耗。微控制器很久以前就有了深度睡眠工作模式。这种工作模式有助于为大部分时间都处于待机状态下的应用省电。该控制器可在正常工作中全速运行，但事后...
• 所属专栏： 技术交流 标签： 异步SRAM,SRAM,SRAM技术 发帖人：英尚微电子 发帖时间：2020-02-28 15:44:00

• 外部SRAM的种类
• 外部SRAM注意事项为使外部SRAM器件达到出最佳性能，建议遵循以下原则：使用与连接的主系统控制器的接口数据带宽相同的SRAM。如果管脚使用或板上空间的限制高于系统性能要求，可以使用较连接的控制器的数据带宽小一些的SRAM设备，以便减少管脚数量并减少PCB板上可能的存储器数量。然而这种变化将导致降低SRAM接口的性能。外部SRAM的种类有多种SRAM器件可供选择。最常见的种类如下：异步SRAM–由于其不依靠时钟，所以是最慢的一种SRAM。同步sram（SSRAM）–同步SRAM运行同步于一个时钟信号。同步SRAM的速度比异步SRAM的要快，但是也更昂贵。伪SRAM–伪SRAM（PSRAM）是...
• 所属专栏： 技术交流 标签： 外部SRAM,SRAM,同步sram 发帖人：英尚微电子 发帖时间：2020-02-17 15:18:00