结果:找到"网络不完整",相关内容815条
  • 原理图不可见网络如何删除
  • 版本:lceda-pro-windows-x64-2.1.36原理图界面DRC检查:2023-11-1320:03:38[信息]:开始设计规则检查。2023-11-1320:03:38[信息]:网络标签GND15没有连接导线或总线。2023-11-1320:03:38[信息]:网络标签RX15没有连接导线或总线。2023-11-1320:03:38[信息]:完成设计规则检查。致命错误:0,错误:0,警告:0,信息:2。原网络名为GNDRX,这里为了区别原有GNDRX网络在DRC点击网络名在属性里改成了GND15RX15网络管理那里没有这两个网络这两个网络在原理图界面不能定位不能显示无法查看到...
  • 所属专栏: 原理图设计 标签: 原理图 可见 发帖人:hui223 发帖时间:2023-11-13 20:53:00
  • 立创eda原理图网络名称自动变得不一致
  • 遇到一个很奇怪的问题,如下图,有一个网络名称会自动的变成另一个毫不相干的网络名称。并且这两个网络能够确定是没有任何相连的。只是从不同的复用模块里同步过来的。在这种情况下更新PCB就会出现PCB里的网络错乱。这两个网络没有联系,是两个独立的复用模块,模块内的名称也不重复。之前也遇到过类似的,但是不知道怎么弄,就把引脚删除,或者不用复用模块,重新画一个一模一样的图,但是太麻烦了。没有找到原因,从社区里看到有同学遇到了相同的问题,https://club.szlcsc.com/article/details_61456_1_2.html#floor_2不知道这位同学后来是怎么解决的?有立创eda的...
  • 所属专栏: 原理图设计 标签: 名称名称错乱 发帖人:AXITAKA 发帖时间:2023-01-01 00:39:00
  • 打板回来地不通
  • 上周打了一块开发板。地没拉线,是直接覆铜的。全程都是使用立创eda专业版。完成后,进行了DRC检查,全部通过。下单的时候还进行了第二次DRC检查,全部通过,完成下单。今天焊接完成后,测试发现有一部分的地是没有连通的。我不确定是我画板的问题还是立创EDA有bug。请问需要提供什么资料进行验证与排查?
  • 所属专栏: PCB设计 标签: 立创eda 异常 发帖人:xiaohuihui 发帖时间:2022-11-07 10:07:00
  • EMC信号完整性落地实测1---走出玄学
  • EMC信号完整性落地实测1---走出玄学无论我们从51单片机,STM32电路,运放,传感器,ADC采集还是可控硅晶闸管等等电源电路跨入到电子工程师的行业,我们通常会长时间处于低频的电子电路设计调试阶段,通常我们处理的是几百Hz或者几KHz的信号通路。偶尔会有RS232,RS485,IIC,SPI或者CAN总线之类的通讯让我们的PCB经历几百KHz的信号。这些其实涵盖了大部分的电子应用场景,我们在这个阶段更多的关注电路功能的实现,并没有也不太需要考虑信号完整性或者EMC的问题。总有一天我们会在新的项目中发现我们遇到了一些瓶颈。有时候通讯会莫名其妙的通讯错误,有些PCB板子会莫名其妙的有很大的干...
  • 所属专栏: 技术交流 标签: EMC,信号性,EMC信号性落地实测,示波器,LOTO示波器 发帖人:LOTO 发帖时间:2022-04-13 11:14:00
  • 立创EDA专业版PCB网络类bug反馈
  • 立创EDA专业版PCB新建或更新网络类之后,相关网络-网络规则会被清除
  • 所属专栏: 技术交流 标签: PCB设计 -规则 发帖人:Agogo 发帖时间:2022-03-14 11:05:00
  • 为什么总显示“网络不完整”?
  • 这几个网络总显示网络不完整,GND网络我还没有布线不算。其它的画了好几遍依然显示红叉,咋办?大神请出手。
  • 所属专栏: PCB设计 标签: 发帖人:峰回路转 发帖时间:2021-07-19 09:57:00
  • 覆铜问题,不同网络无法交叉覆铜
  • 你好。覆铜遇到问题。目前两个网络需要覆铜,VCC与GND。画了VCC的覆铜区域后,由于VCC的区域里有GND的区域,并且VCC并未覆盖,此时再对GND区域覆铜,无法实现。
  • 所属专栏: PCB设计 标签: 覆铜, 发帖人:jiang12345 发帖时间:2021-04-14 11:29:00
返回

顶部
您查看的是嘉立创&立创商城员工活动帖子。只有嘉立创&立创商城员工才可以查看。
如果您是嘉立创&立创商城员工,请准确完善以下信息,我们将对您的身份进行校验。
请选择您所属的公司:
姓名:
手机号码:
滑动验证:
短信验证码: