查看:
2656
|
回复:
5
|
关于立创4层板阻抗讨论
|
|||
冷月无烟
1
主题
8
回复 |
发表于2019-11-18 18:01:47
|
只看该作者
1#
电梯直达
今天算了一下立创四层板走阻抗,50欧阻抗线,最少线宽5.78mil。 0.8的bga应该属于很常见的吧,如果按立创0.2/0.45mm的过孔,过孔之间的走线空间有0.35mm。 然后焊盘到线最少为5mil,这么算下来大约只能走3.7mil的线宽。。。。。。。。 如果想走阻抗线的话,只能按0.2/0.4mm的过孔,这样有5.7mil的线宽,勉强可以走开阻抗线。不过价格就贵了相当多。。。。。。。 感觉立创的阻抗对于ddr板来说有点鸡肋啊。。 大家都是怎么做的?还有立创的阻抗板是不是针对的射频天线的居多一点。 |
|||
萧规曹随
6
主题
328
回复 |
发表于2019-11-18 18:32:02
|
只看该作者
2#
优先生产工艺要求;BGA扇出部分走线,可不用考虑阻抗;扇出后按阻抗要求布线就行了。
提供LCEDA,99SE,DXP,Pads,Allegro平台PCB设计;光绘文件还原可编辑的PCB
|
|||
冷月无烟
1
主题
8
回复 |
发表于2019-11-18 20:52:12
|
只看该作者
3#
第一次设计阻抗板,一般来说,需要这样从两个过孔之间出线的是BGA第4排焊盘,如果是在过孔处改变线的宽度会不会太长。 如果只是在过孔的间隔中改变线宽的话,会不会造成阻抗不连续。 这个板子还是LDDR3的板子,速率比较高。 大佬有没有使用过类似的设计,对信号质量的影响有多大呢? |
|||
起名好困难
1
主题
38
回复 |
发表于2019-11-18 21:29:59
|
只看该作者
4#
根据相速度,十分之一波长以内,不用考虑阻抗匹配。
|
|||
萧规曹随
6
主题
328
回复 |
发表于2019-11-18 22:47:51
|
只看该作者
5#
阻抗不连续,在很多地方会出现,也无法避免。如BGA扇出走线,信号上的过孔,元件焊盘处,元件或芯片内部引线等等。只要信号最终满足时序和噪声容限要求,就可当作符合要求的。
提供LCEDA,99SE,DXP,Pads,Allegro平台PCB设计;光绘文件还原可编辑的PCB
|
|||
冷月无烟
1
主题
8
回复 |
发表于2019-11-19 18:38:14
|
只看该作者
6#
感谢指导
|
|