上周打了一块板子，结果回来发现3.3v和gnd是短路的，结果以量空板就是短路的，然后一检查，果然发现了板子就有问题，有条vcc的走线，是dcdc输出的3.3v，和底面的GND铺铜连一块了。

如图所示，看VCC的过孔，而蓝色的是底面铺铜，设置的是GND网络。所以VCC直接连到GND去了怪不得短路。

不止是这个过孔，整个走线都是和GND连到一块去的

发现问题之后我又尝试点了下重建铺铜，发现没有用，还是一样的情形。然后我一看，噢，我用的大电流铺铜的规则，这个是我自定义的规则，为了在开关电源那里走整片的铺铜区域，设置了网络间距=0，方式=直连，因为先前铺铜的时候设了相同网络也没法和相应的焊盘连到一块去（使用默认的配置）。 猜想是这个原因引起的，本意这里不是要使用这个规则，换回正常的规则网络间距=10mil就不会出现这种情况了。

但是感觉多多少少有点bug在这里的，虽然设了0间距，但是其他的via（看我第二章截图左下角，有其他两个其他网络的via，也是位于同一铺铜区域）却不会和铺铜连到一块去，而且DRC也检查不出来。

所以，给其他用户朋友的建议是，网络间距=0慎用，设置了多个铺铜规则的记得检查下使用的是哪条规则。

给立创eda的建议是，一方面这个铺铜这块的改进，铺铜间距虽然为0，但是走线或者过孔和其他东西的间距我没有设置0，是不是可以从这方面去处理规避短路的情况；另一方面，在DRC规则处是否可以做些优化，检查出这种不同网络但间距为0的情况。