• 双端口SRAM中读干扰问题
• 普通的存储器器件为单端口，也就是数据的输入输出只利用一个端口，设计了两个输入输出端口的就是双端口sram。虽然还具有扩展系列的4端口sram，但双端口sram已经非常不错了。双端口sram经常应用于cpu与其周边控制器等类似需要直接访问存储器或者需要随机访问缓冲器之类的器件之间进行通信的情况。下面专注于代理销售sram芯片,PSRAM等存储芯片供应商介绍关于双端口SRAM中读干扰问题。从存储单元来看，双端口SRAM只是在单端口SRAM的基础上加上了两个存取管（见图1），但要实现两个端口对存储单元的独立读写，还要对新增的端口复制一套单端口SRAM的读写外围电路。然而这样虽然增强了存储器的读写能...
• 所属专栏： 技术交流 标签： SRAM,双端口SRAM,SRAM芯片 发帖人：是酒窝啊 发帖时间：2020-07-23 14:00:00

• 使用SRAM如何节省芯片面积
• SRAM存储器是一款不需要刷新电路即能保存它内部存储数据的静态随机存储器。而DRAM每隔一段时间，要刷新充电一次，否则就会出现内部数据会消失，因此SRAM存储器具有较高的性能。SRAM虽然只是存储器，但是使用的方法不一样，芯片的面积是不一样的。基于SRAM有两个事实：（1）1R1W的SRAM面积要比1RW的SRAM的面积大不少。同样规格的SRAM，增加一组读写接口，其面积会增加很多。但是有一种办法其实有可能将本来需要使用1R1W的SRAM改用1RWSRAM替掉，从而节省不少面积。比如本来需要使用64bitx2K的1R1WSRAM存储器，读写接口都是64bit，有可能可以采用128x1K的1R...
• 所属专栏： 技术交流 标签： SRAM,SRAM芯片,SRAM面积 发帖人：是酒窝啊 发帖时间：2020-06-22 13:46:00

• 串口SRAM和并口SRAM的引脚区别
• 首先来看一下并口和串口的区别：引脚的区别：串口SRAM（或其它存储器）通常有如下的示意图：串口SRAM引脚引脚只有SCK,CS#,SI,SO,HOLDB,VCC,VSS不到8个，一般遵循SPI协议，并口SRAM引脚很多，串口SRAM引脚很少。大部分SRAM是并口（parallel）操作的，也有少部分奇葩是串口协议的。并口的SRAM通常有如下的示意图：并口SRAM引脚引脚密密麻麻接近50个，包含地址、IO、使能信号、电源等。其中地址通常和容量有关系，这里是1Mb的容量，地址有16个（A15-A0）;其中IO通常是8的倍数，这里是16个（IO15-IO0）;使能信号CE#，WE#，OE#，BHE...
• 所属专栏： 技术交流 标签： 串口SRAM,并口SRAM,SRAM 发帖人：是酒窝啊 发帖时间：2020-06-17 16:30:00

• SRAM存储器芯片地址引脚线短路检测方法
• SRAM是控制器电路中重要的元器件，控制器硬件出厂时，要对所有元器件进行检测。对SRAM某个地址读写，可以判断SRAM芯片是否损坏，以及数据线是否虚焊。为解决现有技术中不能对SRAM芯片地址引脚线短路故障进行快速精确检测定位的问题；提供一种SRAM芯片地址引脚线短路检测方法，包括以下步骤：一、根据芯片地址引脚的排列特性，列出地址引脚间可能短路的待检引脚组；二、获得sram芯片的起始地址，并确定所有与待检引脚组相对应的相关地址；三、依次向所有相关地址中写入与起始地址中数据不同的校验数据，比较校验数据写入前后起始地址中的数据，若起始地址中的数据发生变化则与该对应相关地址的待检引脚组中引脚间具有短...
• 所属专栏： 技术交流 标签： SRAM存储器芯片,SRAM存储器,SRAM,SRAM检测 发帖人：是酒窝啊 发帖时间：2020-06-16 14:03:00

• SRAM存储单元读操作分析
• 一个典型的SRAM基本结构中，每个存储单元都通过字线和位线与它所在的行和列中的其它存储单元有电学连接关系。水平方向的连线把所有的存储单元连成一行构成字线，而垂直方向的连线是数据输入和数据输出存储单元的通路，称为位线。每一个存储单元都能通过选择适当的字线和位线被唯一地定位。宇芯有限公司介绍关于SRAM存储器的读操作分析。图1六管单元的读出操作SRAM存储单元读操作分析存储单元的读操作是指被寻址的存储单元将它存储的数据送到相应位线上的操作。图3.5表示的是进行读操作的一个SRAM单元，两条位线开始都是浮空为高电平。假设当前单元中存储的值为逻辑“1”，即节点A为高电平，节点B为低电平。读操作开始前...
• 所属专栏： 技术交流 标签： SRAM,SRAM存储器,SRAM芯片,SRAM读写操作 发帖人：是酒窝啊 发帖时间：2020-04-29 17:36:00

• SRAM芯片is62wv51216
• ISSIIS62WV51216ALL/IS62WV51216BLL是高速8M位静态RAM，组织为512K字乘16位。它是使用ISSI的高性能CMOS技术制造的。这种高度可靠的工艺加上创新的电路设计技术，可生产出高性能和低功耗的设备。当CS1为HIGH（取消选择）或CS2为LOW（取消选择）或CS1为LOW，CS2为HIGH且LB和UB均为HIGH时，器件将处于待机模式，在该模式下，可通过CMOS输入降低功耗水平。使用芯片使能和输出使能输入可轻松扩展存储器。激活的LOWWriteEnable（WE）控制存储器的写入和读取。数据字节允许访问高字节（UB）和低字节（LB）。IS62WV51216A...
• 所属专栏： 新品推荐活动 标签： SRAM芯片 s62wv51216 SRAM芯片 ISSI代理 发帖人：英尚微电子 发帖时间：2020-03-17 14:48:00

• SRAM芯片测试
• 完成SRAM芯片的测试，需要设计测试电路板。测试电路板主要提供测试接口和电源。芯片的控制信号和数据信号由红色飓风II-XilinxFPGA开发板提供，使用ISE13.2软件建立测试工程，编写Verilog测试程序（主要包括按照时序提供分频后的测试时钟、数据信号和控制信号），通过JTAG下载到FPGA的PROM中，重新上电进行测试，通过RIGOLDS1102CA双通道示波器捕捉信号。将示波器的通道1连接到写使能信号，通道2连接到数据端D7。如图1所示，上方的波形为通道1接收的数据，下而的波形为通道2接收的数据。设计输入向量测试，当地址为OOO时，将片选端CS置为低电平，图1中，A区WT=*0”...
• 所属专栏： 技术交流 标签： SRAM芯片,SRAM,SRAM测试 发帖人：英尚微电子 发帖时间：2020-03-03 17:15:00

• 高性能异步SRAM技术角度
• 当前有两个不同系列的异步SRAM：快速SRAM(支持高速存取)和低功耗SRAM(低功耗)。从技术角度看来，这种权衡是合理的。在低功耗SRAM中，通过采用特殊栅诱导漏极泄漏(GIDL)控制技术控制待机电流来控制待机功耗。这些技术需要在上拉或下拉路径中添加额外的晶体管，因此会加剧存取延迟，而且在此过程中会延长存取时间。在快速SRAM中，存取时间占首要地位，因此不能使用这些技术。此外要减少传播延迟，需要增大芯片尺寸。芯片尺寸增大会增大漏电流，从而增加整体待机功耗。微控制器很久以前就有了深度睡眠工作模式。这种工作模式有助于为大部分时间都处于待机状态下的应用省电。该控制器可在正常工作中全速运行，但事后...
• 所属专栏： 技术交流 标签： 异步SRAM,SRAM,SRAM技术 发帖人：英尚微电子 发帖时间：2020-02-28 15:44:00

• 外部SRAM的种类
• 外部SRAM注意事项为使外部SRAM器件达到出最佳性能，建议遵循以下原则：使用与连接的主系统控制器的接口数据带宽相同的SRAM。如果管脚使用或板上空间的限制高于系统性能要求，可以使用较连接的控制器的数据带宽小一些的SRAM设备，以便减少管脚数量并减少PCB板上可能的存储器数量。然而这种变化将导致降低SRAM接口的性能。外部SRAM的种类有多种SRAM器件可供选择。最常见的种类如下：异步SRAM–由于其不依靠时钟，所以是最慢的一种SRAM。同步sram（SSRAM）–同步SRAM运行同步于一个时钟信号。同步SRAM的速度比异步SRAM的要快，但是也更昂贵。伪SRAM–伪SRAM（PSRAM）是...
• 所属专栏： 技术交流 标签： 外部SRAM,SRAM,同步sram 发帖人：英尚微电子 发帖时间：2020-02-17 15:18:00

• stm32f103vct6外扩sram芯片
• STM32F103是一款高性价比、多功能的单片机，配备常用的32位单片机片外资源，基于ARMCortex-M3的32位处理器芯片，片内具有256KBFLASH，48KBRAM(片上集成12BitA/D、D/A、PWM、CAN、USB、SDIO、FSMC等资源)。是应用的较为广泛的一款单片机，内置48KBRAM在产品设计过程中如需要外扩SRAM存储器，采用一款由VTI科技公司推出的VTI7064专用STM32单片机外扩的串口SRAM,电源电压范围从4.5V到5.5V，其典型电压值为5.0V，商用芯片工作温度范围0~70℃，芯片工作温度范围-40~+85℃，以低功耗和高可靠的特性被广泛应用于低功...
• 所属专栏： 技术交流 标签： stm32f103vct6,外扩sram芯片,sram芯片 发帖人：英尚微电子 发帖时间：2020-01-08 16:36:00