EDA 封装引脚 solder层重叠短路相交问题

查看： 2274 | 回复： 2

主题

发表于2019-12-19 20:05:46 | 只看该作者

1# 电梯直达

使用封装名为FPC-SMD_P0.50-12P_QCHF-SM-H2.0的封装，导出为AD封装，发现问题点如下：

solder 层都重叠短路了，这是封装问题吗。还是行业默认会在PIN与PIN留间隙盖绿油，求大神解释下

EDA 封装

主题

发表于2019-12-19 21:46:20 | 只看该作者

引脚太近，阻焊扩展取的是默认间距，看起来没有问题。这个上锡的时候上太厚了吧。

主题

发表于2019-12-20 08:16:15 | 只看该作者

发表于2019-12-19 21:46:20 2# 引脚太近，阻焊扩展取的是默认间距，看起来没有问题。这个上锡的时候上太厚了吧。

感谢版主，版主的意思虽然solder层短路了（solder层即阻焊层，不盖绿油的），但是实际制板时板厂会留出TOPLAYER层PIN与PIN之间的盖绿油间隙吗？

* 姓名：
* 手机号码：
* 报名人数：	报名人数超过一个请在备注中填写其他人手机号码及身份证号码。
备注：